فرایند ۲ نانومتر
| ساخت ادوات نیم‌رسانا |
|---|
 |
|
ماسفت (گره‌های فرایند) |
|
|
آینده
|
در ساخت نیم‌رسانا، فرایند ۲ نانومتری شکنج دای ماسفت بعدی پس از گره فرایند ۳ نانومتر است. از سال ۲۰۲۰، تی‌اس‌ام‌سی و اینتل هر دو محصولات ۲ نانومتری را در نقشه راه خود قرار داده‌اند که اولین تولید آن برای سال ۲۰۲۳ یا اخیراً برنامه‌ریزی شده‌است. از می ۲۰۲۲، تی‌اس‌ام‌سی قصد دارد تولید ۲ نانومتری را در پایان سال ۲۰۲۴ و تولید انبوه را در سال ۲۰۲۵ آغاز کند؛[۱][۲] اینتل تولید را در سال ۲۰۲۴،[۳] و سازنده تراشه کره جنوبی سامسونگ در سال ۲۰۲۵ را پیش‌بینی می‌کند.
زمینه
[ویرایش]در اواخر سال ۲۰۱۸، رئیس تی‌اس‌ام‌سی، مارک لیو پیش‌بینی کرد که مقیاس‌بندی تراشه تا ۳ نانومتر و گره‌های ۲ نانومتر ادامه یابد؛[۴] با این حال، از سال ۲۰۱۹، سایر متخصصان نیم‌رسانا در مورد اینکه آیا گره‌های بیش از ۳ نانومتر می‌توانند موفقیت‌آمیز باشند، بلاتکلیف بودند.[۵]
تی‌اس‌ام‌سی در سال ۲۰۱۹ تحقیق در مورد ۲ نانومتر را آغاز کرد.[۶] تی‌اس‌ام‌سی انتظار دارد هنگام جابجایی از ۳ نانومتر به ۲ نانومتر، انواع ترانزیستورهای فین‌فت به جی‌ای‌ای‌فت انتقال یابد.[۷] در مه سال ۲۰۲۱ آی‌بی‌ام اعلام کرد که به فناوری ساخت ۲ نانومتری دست یافته‌است.[۸]
منابع
[ویرایش]- ↑ "TSMC roadmap update: N3E in 2024, N2 in 2026, major changes incoming". AnandTech. 2022-04-22.
- ↑ "TSMC Roadmap Update: 3nm in Q1 2023, 3nm Enhanced in 2024, 2nm in 2025". AnandTech (به انگلیسی). 2021-10-18.
- ↑ "Samsung Foundry: 2nm Silicon in 2025". AnandTech (به انگلیسی). 2021-10-06.
- ↑ Patterson, Alan (12 Sep 2018), "TSMC: Chip Scaling Could Accelerate", www.eetimes.com
- ↑ Merritt, Rick (4 March 2019), "SPIE Conference Predicts Bumpy Chip Roadmap", www.eetasia.com
- ↑ Zafar, Ramish (12 June 2019), TSMC To Commence 2nm Research In Hsinchu, Taiwan Claims Report
- ↑ "Highlights of the day: TSMC reportedly adopts GAA transistors for 2nm chips", www.digitimes.com, 21 Sep 2020
- ↑ https://newsroom.ibm.com/2021-05-06-IBM-Unveils-Worlds-First-2-Nanometer-Chip-Technology,-Opening-a-New-Frontier-for-Semiconductors
| پیشین: ۳ نانومتر (فین‌فت) |
ماسفت ساخت ادوات نیم‌رسانا فرایند | پسین: ? |