مرحله پیشین خط
.svg)
مرحله پیشین خط (FEOL) اولین بخش از برساخت آی‌سی است که در آن قطعات جداگانه (ترانزیستورها، خازن‌ها، مقاومت‌ها و غیره) در نیم‌رسانا الگو زَده می‌شوند.[۱] FEOL به‌طور کلی تا نِهِشت (به انگلیسی: deposition) لایه‌های میان‌هابند فلزی (اما بدون احتساب آن) همه چیز را پوشش می‌دهد.
برای فرایند سیماس، FEOL تمام مراحل برساخت مورد نیاز برای تشکیل عناصر CMOS کاملاً مجزاشده شامل:
- انتخاب نوع ویفر مورد استفاده؛ مسطح‌سازی شیمیایی-مکانیکی و تمیزکردن ویفر.
- عایق‌بندی ترانشه کم‌عمق (STI) (یا لوکوس در مراحل اولیه، با اندازه مشخصه > ۰٫۲۵ میکرومتر)
- تشکیل چاه
- تشکیل ماژول گیت
- تشکیل ماژول سورس و درین
جستارهای وابسته
[ویرایش]منابع
[ویرایش]- ↑ Karen A. Reinhardt and Werner Kern (2008). Handbook of Silicon Wafer Cleaning Technology (2nd ed.). William Andrew. p. 202. ISBN 978-0-8155-1554-8.
خواندن بیشتر
[ویرایش]- «CMOS: طراحی مدار، رونگاری (به انگلیسی: Layout) و شبیه‌سازی» Wiley-IEEE، ۲۰۱۰.شابک ۹۷۸−۰−۴۷۰−۸۸۱۳۲−۳شابک 978-0-470-88132-3 . صفحات ۱۷۷-۱۷۸ (فصل ۷٫۲ یکپارچه‌سازی CMOS)؛ صفحات ۱۸۰–۱۹۹ (۷٫۲٫۱ پکپارچه‌سازی مرحله پیشین خط)