دستورالعمل اجرایی

در معماری مجموعه دستورات کامپیوتری (ISA)، یک دستورالعمل اجرایی، یک دستورالعمل زبان ماشین است که داده‌ها را به عنوان یک دستورالعمل ماشین در نظر می‌گیرد و آن را اجرا می‌کند.

می‌توان آن را چهارمین حالت توالی دستورات پس از اجرای متوالی معمولی، انشعاب و وقفه در نظر گرفت.^[۱] از آنجایی که این دستورالعملی است که بر روی دستورالعمل‌های دیگری مانند دستورالعمل تکرار عمل می‌کند، به عنوان یک فرادستورالعمل نیز طبقه‌بندی شده‌است.^[۲]

مدل‌های کامپیوتری

بسیاری از خانواده‌های کامپیوتری معرفی شده در 1950s و 1960s شامل اجرای دستورالعمل: آی بی ام 709^[۳] و آی بی ام ۷۰۹۰ (کد OP حفظی :XEC , IBM 7030 Stretch (EX ,EXIC),^[۳] PDP-1 / -4 / -9 / -15 (XCT، UNIVAC 1100/2200 (EXRI), CDC 924 (XEC), PDP-6 / -10 (XCT), IBM System/360 (EX)، GE-600 / Honeywell 6000 (XEC ,XED), SDS-9xx (EXU).

کمتر طراحی دهه ۱۹۷۰ شامل دستورالعمل‌های اجرایی می‌شود. یک دستورالعمل اجرایی برای PDP-11 در سال ۱۹۷۰ پیشنهاد شد،^[۴] اما هرگز برای آن یا جانشین آن، VAX، اجرا نشد. معماری‌هایی با دستورالعمل اجرا عبارتند از: مینی کامپیوتر داده‌های هسته ای 812 (1971) (XCT , HP 3000 (1972) (XEQ، و Texas Instruments TI-990 (1975) و نسخه ریزپردازنده آن، TMS9900 (1976) (X).

مجموعه‌های دستورالعمل مدرن شامل دستورالعمل‌های اجرایی نمی‌شوند، زیرا با خط لوله، واکشی اولیه و سایر بهینه‌سازی‌ها تداخل دارند.

مفاهیم

دستوری که باید اجرا شود، دستور هدف، ممکن است در یک ثبات باشد یا از حافظه واکشی شود. برخی معماریهای اجازه می‌دهد که دستورالعمل مقصد را به خود اجرا می‌شود آموزش؛ دیگران نمی‌کنند.

دستور هدف به گونه ای اجرا می‌شود که گویی در محل حافظه دستور اجرا قرار دارد. به عنوان مثال، اگر یک دستور فراخوانی زیربرنامه باشد، اجرا به زیربرنامه منتقل می‌شود و مکان بازگشتی، مکان بعد از دستورالعمل اجرا است. با این حال، برخی از معماری‌ها انواعی از دستورالعمل‌های اجرا را اجرا می‌کنند که شاخه‌ها را مهار می‌کنند.^[۵]

System/360 از دستورالعمل‌های هدف با طول متغیر پشتیبانی می‌کند. همچنین از اصلاح دستورالعمل هدف قبل از اجرای آن پشتیبانی می‌کند. دستورالعمل هدف باید از یک بایت زوج شروع شود.

سری GE-600 از اجرای توالی‌های دو دستورالعملی پشتیبانی می‌کند که باید با دو کلمه تراز شوند.

برخی از معماری‌ها از یک دستورالعمل اجرایی پشتیبانی می‌کنند که در حالت حفاظت و تغییر مکان آدرس متفاوت عمل می‌کند. به عنوان مثال، دستگاه پیجینگ ITS PDP-10 از یک حالت ممتاز پشتیبانی می‌کندXCTR 'execute relocated' که به حافظه اجازه می‌دهد بخواند، بنویسد، یا هر دو را برای استفاده از نگاشت صفحه حالت کاربر استفاده کند.^[۶] به‌طور مشابه، نوع KL10 PDP-10 از دستورالعمل ممتاز پشتیبانی می‌کند.PXCT «زمینه قبلی XCT».

آموزش اجرای چند مشکلاتی را هنگامی که یک اجرا نقاط آموزش به یک دیگر و به همین ترتیب:

اگر دستور اجرا در اواسط اجرا قطع نشود ممکن است پردازنده برای چندین سیکل ساعت غیرقابل وقفه باشد.
به‌طور مشابه، پردازنده ممکن است به یک حلقه بی‌نهایت اگر سری از اجرای دستورالعمل دایره ای و اضطراری است بروید.
اگر دستورالعمل‌های اجرا در صفحات مختلف مبادله هستند، همه صفحات باید برای تکمیل دستورالعمل جابجا شوند، که می‌تواند باعث thrashing شود.

مسائل مشابهی با حالت‌های آدرس دهی غیرمستقیم چندسطحی به وجود می‌آید.

کاربردها

دستورالعمل اجرا چندین کاربرد دارد:^[۷]

عملکرد به عنوان یک زیربرنامه تک دستوره، که در صورت لزوم ممکن است یک زیربرنامه کامل را فراخوانی کند.^[۸]
دیر صحافی
- اجرای فراخوانی با نام و سایر حرکات.^[۸]
- جدولی از اهداف اجرا شده ممکن است برای ارسال پویا متدها یا توابع مجازی یک شی یا کلاس استفاده شود، به خصوص زمانی که متد یا تابع اغلب به صورت یک دستورالعمل قابل پیاده‌سازی است.
- یک هدف اجرا شده ممکن است حاوی یک قلاب برای افزودن قابلیت یا اشکال زدایی باشد. معمولاً به عنوان یک NOP مقداردهی اولیه می‌شود که ممکن است به صورت پویا لغو شود.
- یک هدف اجرا شده ممکن است بین یک نسخه سریع یک عملیات و یک نسخه کاملاً ردیابی شده تغییر کند.
ردیابی، نظارت و شبیه‌سازی
- این ممکن است یک شمارنده شبه برنامه را حفظ کند و شمارنده برنامه عادی را بدون تغییر باقی بگذارد.^[۸]
اجرای کدهای تولید شده به صورت پویا، به خصوص زمانی که حفاظت از حافظه مانع از قابل نوشتن کدهای اجرایی می‌شود.
تقلید کد خود اصلاح، به ویژه هنگامی که آن را باید را reentrant یا فقط خواندنی.^[۹]
در IBM System/360، دستورالعمل اجرا می‌تواند بیت‌های ۸–۱۵ دستورالعمل هدف را تغییر دهد، و به‌طور مؤثر یک دستورالعمل با یک آرگومان ثابت (مثلاً یک فیلد طول) را به یک دستورالعمل با یک آرگومان متغیر تبدیل کند.
دستورالعمل‌های اجرای حالت ممتاز مانند KL10 توسط هسته‌های سیستم عامل برای اجرای عملیاتی مانند بلوک کپی‌ها در فضای مجازی فرآیندهای کاربر استفاده می‌شود.

منابع

↑ Brooks, F.P. (March 1960). "The execute operations—a fourth mode of instruction sequencing". Communications of the ACM. 3 (3): 168–170. doi:10.1145/367149.367168.
↑ Rossman, George E. (December 1975). "A Course of Study in Computer Hardware Architecture". IEEE Computer. 8 (12): 44–63. doi:10.1109/C-M.1975.218835., p. 50
↑ ^۳٫۰ ^۳٫۱ Brooks, F.P. (March 1960). "The execute operations—a fourth mode of instruction sequencing". Communications of the ACM. 3 (3): 168–170. doi:10.1145/367149.367168.
↑ van de Goor, Ad (September 21, 1970). "The Execute Instruction" (PDF). PDP-11/40 Technical Memorandum 18.
↑ Brooks, F.P. (March 1960). "The execute operations—a fourth mode of instruction sequencing". Communications of the ACM. 3 (3): 168–170. doi:10.1145/367149.367168.
↑ Holloway, J. (February 20, 1970). "Hardware Memo 2 - PDP-10 Paging Device" (PDF). MIT AI Lab. p. 11.
↑ Brooks, F.P. (March 1960). "The execute operations—a fourth mode of instruction sequencing". Communications of the ACM. 3 (3): 168–170. doi:10.1145/367149.367168.
↑ ^۸٫۰ ^۸٫۱ ^۸٫۲ Brooks, F.P. (March 1960). "The execute operations—a fourth mode of instruction sequencing". Communications of the ACM. 3 (3): 168–170. doi:10.1145/367149.367168.
↑ van de Goor, Ad (September 21, 1970). "The Execute Instruction" (PDF). PDP-11/40 Technical Memorandum 18.

[brooks-1] Brooks, F.P. (March 1960). "The execute operations—a fourth mode of instruction sequencing". Communications of the ACM. 3 (3): 168–170. doi:10.1145/367149.367168.

[2] Rossman, George E. (December 1975). "A Course of Study in Computer Hardware Architecture". IEEE Computer. 8 (12): 44–63. doi:10.1109/C-M.1975.218835., p. 50

[brooks2-3] ۳٫۰ ^۳٫۱ Brooks, F.P. (March 1960). "The execute operations—a fourth mode of instruction sequencing". Communications of the ACM. 3 (3): 168–170. doi:10.1145/367149.367168.

[pdp11x-4] van de Goor, Ad (September 21, 1970). "The Execute Instruction" (PDF). PDP-11/40 Technical Memorandum 18.

[brooks3-5] Brooks, F.P. (March 1960). "The execute operations—a fourth mode of instruction sequencing". Communications of the ACM. 3 (3): 168–170. doi:10.1145/367149.367168.

[6] Holloway, J. (February 20, 1970). "Hardware Memo 2 - PDP-10 Paging Device" (PDF). MIT AI Lab. p. 11.

[brooks4-7] Brooks, F.P. (March 1960). "The execute operations—a fourth mode of instruction sequencing". Communications of the ACM. 3 (3): 168–170. doi:10.1145/367149.367168.

[brooks5-8] ۸٫۰ ^۸٫۱ ^۸٫۲ Brooks, F.P. (March 1960). "The execute operations—a fourth mode of instruction sequencing". Communications of the ACM. 3 (3): 168–170. doi:10.1145/367149.367168.

[pdp11x2-9] van de Goor, Ad (September 21, 1970). "The Execute Instruction" (PDF). PDP-11/40 Technical Memorandum 18.

[۱]

[۲]

[۳]

[۴]

[۵]

[۶]

[۷]

[۸]

[۹]