حالت‌های افزایشی و کاهشی

در ترانزیستورهای اثر میدانی (فِت)، حالت کاهشی (به انگلیسی: depletion mode) و حالت افزایشی (به انگلیسی: enhancement mode) دو نوع اصلی ترانزیستور هستند که مربوط به این است که آیا ترانزیستور در حالت روشن یا خاموش در ولتاژ گیت-سورس صفر است.

ماسفت‌های حالت افزایشی (فِت‌های نیم‌رسانا اکسید فلزی) عناصر کلیدزنی رایج در اکثر مدارهای مجتمع هستند. این افزاره‌ها در ولتاژ گیت-سورس صفر، خاموش هستند. اِنماس را می‌توان با کشیدن ولتاژ گیت بالاتر از ولتاژ سورس روشن کرد، پیماس را می‌توان با کشیدن ولتاژ گیت پایین از ولتاژ سورس روشن کرد. در بیشتر مدارها، این به این معنی است که ولتاژ گیت ماسفت با حالت افزایشی به سمت ولتاژ دِرِین آن، آن را روشن می‌کند.

در ماسفت حالت کاهشی، افزاره معمولاً در ولتاژ گیت-سورس صفر روشن است. چنین افزاره‌هایی به عنوان «مقاومت» بار در مدارهای منطقی (مثلاً در منطق اِنماس بارکاهشی) استفاده می‌شوند. برای افزاره‌های بارکاهشی نوع-N، ولتاژ آستانه ممکن است حدود ۳- ولت باشد، بنابراین می‌توان آن را با کشیدن گیت ۳ ولت منفی (درین، در مقایسه، مثبت‌تر از سورس در اِنماس است) خاموش کرد. در پیماس، قطبیت‌ها معکوس می‌شوند.

حالت را می‌توان با علامت ولتاژ آستانه تعیین کرد (ولتاژ گیت نسبت به ولتاژ سورس در نقطه ای که یک لایه وارونگی در کانال ایجاد می‌شود): برای یک فِت نوع-N، افزاره‌های حالت افزایش دارای آستانه مثبت هستند. افزاره‌های حالت کاهشی دارای آستانه منفی هستند. برای فِت نوع-P، حالت افزایشی دارای منفی و حالت کاهشی دارای مثبت است.

ولتاژهای کلید (با ولتاژ آستانه ۳+ ولت یا ۳- ولت)
	اِنماس	پیماس
حالت افزایشی	V_d > V_s (typ) روشن: V_g ≥ V_s + 3V خاموش: V_g ≤ V_s	V_d < V_s (typ) روشن: V_g ≤ V_s - 3V خاموش: V_g ≥ V_s
حالت کاهشی	V_d > V_s (typ) روشن: V_g ≥ V_s خاموش: V_g ≤ V_s - 3V	V_d < V_s (typ) روشن: V_g ≤ V_s خاموش: V_g ≥ V_s + 3V

ترانزیستورهای اثر میدان پیوندی (جِی‌فِت‌ها) حالت کاهشی هستند، زیرا اگر گیت کمی بیش از سورس به سمت ولتاژ درین گرفته شود، پیوند گیت بایاس مستقیم خواهد داشت. چنین افزاره‌هایی در تراشه‌های گالیوم آرسنید و ژرمانیوم استفاده می‌شود، جایی که ساخت عایق اکسید دشوار است.

اصطلاحات جایگزین

برخی از منابع می‌گویند «نوع کاهشی» و «نوع افزایشی» برای انواع افزاره‌هایی که در این مقاله به‌عنوان «حالت کاهشی» و «حالت افزایشی» توضیح داده شده است، و اصطلاحات «حالت» را برای اینکه هدایت ولتاژ گیت-سورس با صفر تفاوت دارد، اعمال می‌کنند.^[۱] حرکت ولتاژ گیت به‌سوی ولتاژ درین، رسانایی در کانال را «افزایشی» می‌کند، بنابراین این حالت افزایشی عملکرد را مشخص می‌کند، در حالی که دور کردن گیت از درین، کانال را کاهشی (تخلیه) می‌کند، بنابراین حالت کاهشی را مشخص می‌کند.

خانواده‌های منطقی باراَفزایشی و بارکاهشی

منطق اِنماس بارکاهشی به خانواده منطقی اشاره دارد که در نیمه دوم دهه ۱۹۷۰ در وی‌ال‌اس‌آی سیلیکونی غالب شد. این فرایند از ترانزیستورهای حالت افزایشی و حالت کاهشی پشتیبانی می‌کرد و مدارهای منطقی معمولی از افزاره‌های حالت افزایشی به عنوان سوئیچ‌های پایین‌کش و افزاره‌های حالت کاهشی به عنوان بار یا بالاکش استفاده می‌کردند. خانواده‌های منطقی ساخته شده در فرآیندهای قدیمی‌تر که از ترانزیستورهای حالت کاهشی پشتیبانی نمی‌کردند، به صورت گذشته‌نگر به‌عنوان منطق بارافزایشی یا منطق بار-اشباع نامیده می‌شدند، زیرا ترانزیستورهای حالت افزایشی معمولاً با گیت به منبع V_DD متصل می‌شدند و در ناحیه اشباع (گاهی گیت‌ها به ولتاژ V_GG بالاتر بایاس می‌شوند و در ناحیه خطی کار می‌کنند تا حاصل‌ضرب تاخیرتوان (PDP) بهتر شود، اما بارها مساحت بیشتری را اشغال می‌کنند) کار می‌کردند.^[۲] متناوباً، به جای گیت‌های منطق ایستا، منطق پویا مانند منطق چهارفاز گاهی در فرآیندهایی که ترانزیستورهای حالت کاهشی در دسترس نداشتند، استفاده می‌شد.

به عنوان مثال، اینتل ۴۰۰۴ درسال ۱۹۷۱ از منطق پیماس با گیت‌سیلیکونی بارافزایشی استفاده کرد و زی‌لوگ زِد۸۰ درسال ۱۹۷۶ از اِنماس با گیت‌سیلیکونی بارکاهشی استفاده کرد.

تاریخچه

دو نوع اصلی گیت منطقی ماسفت، پیماس و اِنماس، توسط فُوش و دِرِیک در سال ۱۹۵۷ در آزمایشگاه‌های بل توسعه یافتند.^[۳] در سال ۱۹۶۳، هر دو ماسفت با حالت کاهشی و افزایشی توسط استیو آر هافستاین و فرد پی هیمن در آزمایشگاه‌های آرسی‌اِی توصیف شدند.^[۴] در سال ۱۹۶۶، تی پی برودی و اچ ئی. کونینگ در الکتریک وستینگهاوس ترانزیستورهای لایه نازک ماس (TFT) را با حالت افزایشی و کاهشی ایندیم آرسنید (InAs) ساخت.^[۵]^[۶] در سال ۲۰۲۲، اولین ترانزیستور آلی دوحالته که هم در حالت کاهشی و هم در حالت افزایشی رفتار می‌کند توسط تیمی در دانشگاه کالیفرنیا-سانتا باربارا گزارش شد.^[۷]

منابع

↑ John J. Adams (2001). Mastering Electronics Workbench. McGraw-Hill Professional. p. 192. ISBN 978-0-07-134483-8.
↑ Jerry C. Whitaker (2005). Microelectronics (2nd ed.). CRC Press. p. 6-7–6-10. ISBN 978-0-8493-3391-0.
↑ Frosch, C. J.; Derick, L (1957). "Surface Protection and Selective Masking during Diffusion in Silicon". Journal of the Electrochemical Society (به انگلیسی). 104 (9): 547. doi:10.1149/1.2428650.
↑ Hofstein, Steve R.; Heiman, Fred P. (September 1963). "The silicon insulated-gate field-effect transistor". Proceedings of the IEEE. 51 (9): 1190–1202. doi:10.1109/PROC.1963.2488.
↑ Woodall, Jerry M. (2010). Fundamentals of III-V Semiconductor MOSFETs. Springer Science & Business Media. pp. 2–3. ISBN 978-1-4419-1547-4.
↑ Brody, T. P.; Kunig, H. E. (October 1966). "A HIGH-GAIN InAs THIN-FILM TRANSISTOR". Applied Physics Letters. 9 (7): 259–260. Bibcode:1966ApPhL...9..259B. doi:10.1063/1.1754740. ISSN 0003-6951.
↑ Nguyen-Dang, Tung; Visell, Yon; Nguyen, Thuc-Quyen; {et al} (May 2022). "Dual-mode orgnic electrochemical transistors based on self-doped conjugated polyelectrolytes for reconfigure electronics". Advanced Materials. doi:10.1002/adma.202200274.

[1] John J. Adams (2001). Mastering Electronics Workbench. McGraw-Hill Professional. p. 192. ISBN 978-0-07-134483-8.

[2] Jerry C. Whitaker (2005). Microelectronics (2nd ed.). CRC Press. p. 6-7–6-10. ISBN 978-0-8493-3391-0.

[3] Frosch, C. J.; Derick, L (1957). "Surface Protection and Selective Masking during Diffusion in Silicon". Journal of the Electrochemical Society (به انگلیسی). 104 (9): 547. doi:10.1149/1.2428650.

[4] Hofstein, Steve R.; Heiman, Fred P. (September 1963). "The silicon insulated-gate field-effect transistor". Proceedings of the IEEE. 51 (9): 1190–1202. doi:10.1109/PROC.1963.2488.

[5] Woodall, Jerry M. (2010). Fundamentals of III-V Semiconductor MOSFETs. Springer Science & Business Media. pp. 2–3. ISBN 978-1-4419-1547-4.

[6] Brody, T. P.; Kunig, H. E. (October 1966). "A HIGH-GAIN InAs THIN-FILM TRANSISTOR". Applied Physics Letters. 9 (7): 259–260. Bibcode:1966ApPhL...9..259B. doi:10.1063/1.1754740. ISSN 0003-6951.

[7] Nguyen-Dang, Tung; Visell, Yon; Nguyen, Thuc-Quyen; {et al} (May 2022). "Dual-mode orgnic electrochemical transistors based on self-doped conjugated polyelectrolytes for reconfigure electronics". Advanced Materials. doi:10.1002/adma.202200274.

[۱]

[۲]

[۳]

[۴]

[۵]

[۶]

[۷]